Kritinė cheminio mechaninio planavimo (CMP) vertė trečiosios kartos puslaidininkių gamyboje

Didelės reikšmės galios elektronikos pasaulyje silicio karbidas (SiC) ir galio nitridas (GaN) yra revoliucijos lyderis – nuo ​​elektrinių transporto priemonių (EV) iki atsinaujinančios energijos infrastruktūros. Tačiau legendinis šių medžiagų kietumas ir cheminis inertiškumas yra didžiulė gamybos kliūtis.

Kaip galutinis procesas atominio lygmens plokštumui pasiekti,Cheminis mechaninis planavimas (CMP)tapo ne tik apdorojimo žingsniu. Šiandien tai yra kritinis kintamasis, kuris diktuoja naujos kartos galios įrenginių išeigas ir našumo kriterijus.

1. SiC apdorojimo fizinių ribų nepaisymas

Puslaidininkių našumo šuolį dažnai slopina apdorojimo tikslumas. SiC, kurio kietumas pagal Mosą yra 9,5, yra sunkiai apdirbamas. Tradicinis mechaninis šlifavimas dažnai palieka „paslėptus randus“ – paviršinius pažeidimus (SSD), kurie gali išplisti kaip išnirimai vėlesnio epitaksinio (Epi) augimo metu ir galiausiai sukelti katastrofišką įrenginio gedimą esant aukštai įtampai.

Kaip pažymėjo Jihoon Seo, pirmaujanti CMP tyrimų institucija, šiuolaikinis planaravimas perėjo nuo „masinio pašalinimo“ prie „atominio masto paviršiaus rekonstrukcijos“. Naudodamas cheminės oksidacijos ir mechaninio dilimo sinergiją, CMP sukuria nesugadintą, be defektų paviršių. Iš esmės geresnis CMP procesas nėra tik plokštelės poliravimas; tai sukuria atominį elektronų srauto pagrindą.

2. Srutų formulė: didelio laidų efektyvumo ir vientisumo aktas

Didelės apimties gamybos (HVM) aplinkoje CMP suspensijos pasirinkimas tiesiogiai veikia du esminius rodiklius: medžiagos pašalinimo greitį (MRR) ir paviršiaus vientisumą. Cheminė-mechaninė sinergija: remiantis 2024 m. Chi Hsiang Hsieh tyrimu, naujų potencialių cheminių junginių oksidatorių integravimas gali žymiai sumažinti SiC.

Proceso lango stabilumas: pasaulinės klasės srutų formulė ne tik sumažina paviršiaus šiurkštumą (Ra) žemiau 0,5 nm. Tai užtikrina bekompromisį nuoseklumą per šimtus poliravimo ciklų. Gamintojams šis stabilumas yra pagrindinis elementas palaikant vienetus per valandą (UPH) ir optimizuojant nuosavybės kainą (CoO).

3. Žalioji siena: tvarumas 2026 m

Pasaulinei puslaidininkių tiekimo grandinei pasisukus ESG (aplinkos, socialinio ir valdymo) tikslų link, CMP procesai vyksta „žaliosios“ transformacijos link. Pramonės titanai, tokie kaip Resonac ir Entegris, agresyviai siekia didelio praskiedimo, mažai teršalų išskiriančių poliravimo sprendimų. Be abrazyvinių medžiagų: Naujos technologijos sumažina nuotekų valymo naštą ir žymiai padidina eksploatacinių medžiagų tinkamumą perdirbti. Valymo optimizavimas po CMP: rafinuojant paviršinio aktyvumo medžiagas gamintojo poliravimo linijoje. darbo eigas, tiesiogiai sumažinant veiklos išlaidas (OPEX) ir sumažinant įrangos nusidėvėjimą.

4. Išvada: galios elektronikos ateities įtvirtinimas

Kadangi pramonė keičiasi nuo 6 colių iki 8 colių SiC plokštelių, planavimo klaidų riba mažėja. CMP srutos nebėra tik eksploatacinės medžiagos gamyklos kontroliiniame sąraše; tai strateginis turtas, jungiantis medžiagų mokslą ir įrenginių patikimumą.

VETEK Semiconductor esame pasaulinių CMP tendencijų priešakyje, siekdami pažangias medžiagų įžvalgas paversti apčiuopiamu savo partnerių produktyvumu. Nesvarbu, ar naršote sudėtingus SiC apdorojimo klausimus, ar optimizuojate didelio našumo gamybos linijas, mes esame čia, kad padėtume jums pasiekti kitą elektroninių naujovių viršūnę.

Nuoroda:

1. Seo, J. ir Lee, K. (2023). Naujausi cheminio mechaninio planavimo (CMP) srutų ir valymo po CMP pažanga. Taikomieji mokslai.

2. Hsieh, C. H. ir kt. (2024). Cheminiai mechanizmai ir oksidacijos sinergija SiC planavime. Medžiagų chemijos ir fizikos žurnalas.

3.Entegris & Resonac (2025). Metinė puslaidininkinių medžiagų tvarumo ataskaita.

4.Puslaidininkių inžinerija (2025). 8 colių SiC perėjimas: derlingumo ir metrologijos iššūkiai.

5. DuPont Electronics (2024). Galios elektronikos našumo tobulinimas naudojant Precision CMP.